Verilog'da yazılmış ve doğrudan FPGA'de çalışan bir PID kontrol bloğu yaptım. Bir PID kontrol bloğunu çalıştırmak doğru çalışan bir programa ek olarak için P, I ve D katsayılarını doğru belirlemek gerekiyor. İnternette PID anlatan bir sürü belge var ama düzgün çalışan bir kat sayı seti bulamadım. Deneme yanılma ile ISE'de simulasyonda çalıştığı görülebilecek şekilde katsayıları belirledim. Normalde PID kontrol şeması aşağıdaki resimdeki gibi oluyor.
Benim durumumda dış elektronik hiç kullanmadığım için geri besleme FPGA'in içinden oluyor. Genel bir şey olmasını istediğim için de kontrol edilecek blok (resimde plant) "Çıkış=Giriş" olan bir blok.
Kullandığım PID denklemini http://www.atlantixeng.com/pdf-files/PID_Controller_in_FPGA.pdf adresindeki belgeden aldım.
Programın 8 bit girişi ve 8 bit çıkışı var. Program kodlarına buradan erişilebilir.