Okulda bu dönem 3. sınıflara verilog sunumu yaptım. Slaytlarda çok yazı yok, sunumda anlattığım şeylerin özetini içeriyor. En azından biraz dijital elektronik, biraz da mantık tasarımı bilen ama verilog hakkında hiç bir şey bilmeyen birine nereden başlaması gerektiğini hakkında bilgi verebilir. Zaten anlattığım insanlar da ilk defa verilog gören kişilerdi. Sunum
buradan indirilebilir.
Bu konuda sormak istediğim bir şey var;
YanıtlaSilNeden dil olarak VHDL değil de Verilog?
-Bence tercih sebebi iki dilden biri olabilir fakat VHDL'in zor olduğuna katılmıyorum. Paralel çalışma mantığının VHDL ile daha iyi kavranabileceği kanısındayım.
Bu arada bir dip not düşmem gerekirse Verilog ve VHDL programlama dillerinden en çok basic'e benziyor...